SB-SZXT2 數(shù)字電路、EDA技術實驗設計系統(tǒng)
數(shù)字電路、EDA技術實驗設計系統(tǒng)由鋁木合金箱體、開關電源、常用信號源、常用模數(shù)接口、人機接口、接插式CPLD/FPGA下載板和實驗電路區(qū)等組成。其中信號源由高性能單片機產(chǎn)生，穩(wěn)定可靠。全部的實驗用信號線的連接采用高可靠杜邦線和單根2號插針線，避免接觸不良現(xiàn)象反生。擴展設計的CPLD/FPGA開發(fā)板為用戶開展創(chuàng)新設計提供了良好的硬件平臺。本實驗箱適用于本�？圃盒Ｋ须婎惡头请婎悓I(yè)《數(shù)字電子技術》、《數(shù)字系統(tǒng)設計》、《EDA技術設計》等課程的實驗、實訓和創(chuàng)新設計，有出版社出版的配套教材。
一、技術指標（以下1-5項全部集成在一個主板上）
1、實驗電路工作電源：+5V/2A、±12V/0.5A，每路均帶有短路保護和自動關斷功能，每路帶電源指示。其中+5V電源設計有過壓、過流、欠壓保護功能，待電路中故障排除后，自動恢復供電。
2、常用信號源
1）固定脈沖：8路固定脈沖輸出，分別是 1M，500K，100K，10K，1K，100HZ，10HZ，1HZ，由排線接口和插孔引出。
2）由系統(tǒng)控制CPU 89C51產(chǎn)生各種常用信號源和數(shù)碼管掃描顯示電路。
3）帶譯碼的數(shù)碼管顯示：六位HEX碼數(shù)碼管譯碼顯示，四位排線接口，二位既有排線接口又有插孔引出。
4）HEX碼輸出：2組HEX碼輸出，通過各自對應的按鈕改變HEX碼數(shù)據(jù)輸出，帶指示燈顯示，由排線接口引出。
5)單脈沖：四路防抖動±單脈沖輸出，由排線接口和插孔引出。
3、人機接口電路
1）發(fā)光二極管顯示：十二個高亮發(fā)光二極管，四個紅，四個綠，四個黃。由排線接口和插孔引出。
2）邏輯開關：12位邏輯開關輸出，由排線接口和插孔引出。
3）矩陣鍵盤：4X4 矩陣鍵盤，由排線接口引出。
4）獨立數(shù)碼管顯示：二個獨立高亮七段數(shù)碼管顯示，由排線接口和插孔引出。
5）液晶顯示：自帶T6963C控制器的128X64 液晶顯示器，由排線接口引出。
6）雙色點陣：8X8 雙色點陣顯示，由排線接口和插孔引出。
4、常用模數(shù)接口
1）模數(shù)轉(zhuǎn)換：8位模數(shù)轉(zhuǎn)換ADC0809，帶模擬量發(fā)生器，產(chǎn)生模擬電壓，由排線接口和插孔引出。
2）數(shù)模轉(zhuǎn)換：雙極性數(shù)模轉(zhuǎn)換DAC0832，由排線接口和插孔引出。
3）蜂鳴器和喇叭：帶蜂鳴器和喇叭驅(qū)動電路。
5、中小規(guī)模集成電路實驗區(qū)
1）擴展轉(zhuǎn)接：設置排線和插孔的轉(zhuǎn)接區(qū)，方便實驗線路的連接。
2）配備8個IC14，6個IC16圓孔插座（可以根據(jù)用戶需求改用鎖緊式IC插座）， 由插孔引出。
6、FPGA模塊：帶EPM2C8T144 芯片和1MFLASH 配置芯片以及下載接口，全部I/O口由排線接口引出，配套編程軟件可隨時更新。
7、機箱：堅固型鋁合金框架，厚實的 ABS 塑料包角，參考外形尺寸 480×360×148mm。
8、實驗線路的連接：全部信號引出采用自鎖緊式涂金插孔，永不氧化，連接穩(wěn)定可靠。
9、備有實驗課件PPT教程。
二、實驗項目
基礎實驗
1. 晶體管開關特性、限幅器與鉗位器
2. TTL集成邏輯門的邏輯功能與參數(shù)測試
3. CMOS集成邏輯門的邏輯功能與參數(shù)測試
4. 集成邏輯電路的連接和驅(qū)動
5. 組合邏輯電路的設計與測試
6. 譯碼器及其應用
7. 數(shù)據(jù)選擇器及其應用
8. 觸發(fā)器及其應用
9. 計數(shù)器及其應用
10. 移位寄存器及其應用
11. 脈沖分配器及其應用
12. 使用門電路產(chǎn)生脈沖信號--自激多諧振蕩器
13. 單穩(wěn)態(tài)觸發(fā)器與施密特觸發(fā)器--脈沖延時與波形整形電路
14. 555時基電路及其應用
綜合實驗（需另配器件）
15. D/A、A/D轉(zhuǎn)換器
16. 智力競賽搶答裝置
17. 電子秒表
18. 三位半直流數(shù)字電壓表
19. 數(shù)字頻率計
20. 拔河游戲機
FPGA設計實驗
1）3-8譯碼器實驗
2）8-3編碼器實驗
3）數(shù)碼轉(zhuǎn)換及顯示電路
4）四位全加器
5）四位并行乘法器
6）設計基本觸發(fā)器
7）設計74LS160計數(shù)器功能模塊
8）可控脈沖發(fā)生器
9）正負脈寬數(shù)控調(diào)制信號發(fā)生器
10）序列檢測器（狀態(tài)機設計）
11）存儲器設計
12）LED顯示十字路口交通燈自動控制器的設計
13）數(shù)碼管顯示時鐘數(shù)字鐘的設計
14）8×8 點陣顯示字符和中文實驗
15）128×64 液晶顯示字符和中文實驗
四、實驗箱配置
|
序號 |
名稱 |
說明 |
數(shù)量 |
|
1 |
SZXT2主機箱 |
含機箱、工作電源、常用模擬信號源、實驗電路區(qū)和分立元件 |
1臺 |
|
2 |
供電電源線 |
1.5m |
1套 |
|
3 |
8芯壓線 |
長150mm |
4根 |
|
4 |
2號實驗導線 |
30cm-50cm |
35根 |
|
5 |
保險絲 |
2A |
2支 |
|
6 |
實驗指導書（教材） |
|
1本 |
附：使用本實驗箱需配套儀器儀表：萬用表和示波器。
SB-SZXT3+數(shù)字電路、EDA技術實驗設計系統(tǒng)
數(shù)字電路、EDA技術實驗設計由鋁木合金箱體、開關電源、常用信號源、常用模數(shù)接口、人機接口、接插式FPGA下載板和實驗電路區(qū)等組成。其中信號源由高性能單片機產(chǎn)生，穩(wěn)定可靠。全部的實驗用信號線的連接采用高可靠杜邦線和單根2號插針線，避免接觸不良現(xiàn)象反生。擴展設計的CPLD/FPGA開發(fā)板為用戶開展創(chuàng)新設計提供了良好的硬件平臺。本實驗箱適用于本專科院校所有電類和非電類專業(yè)《數(shù)字電子技術》、《數(shù)字系統(tǒng)設計》、《EDA技術設計》等課程的實驗、實訓和創(chuàng)新設計，有出版社出版的配套教材。
一、技術指標（以下1-4項全部集成在一個主板上）
1、實驗電路工作電源：+5V/2A、±12V/0.5A，每路均帶有短路保護和自動關斷功能，每路帶電源指示。其中+5V電源設計有過壓、過流、欠壓保護功能，待電路中故障排除后，自動恢復供電。
2、常用信號源
1）固定脈沖：8路固定脈沖輸出，分別是 1M，500K，100K，10K，1K，100HZ，10HZ，1HZ，由排線接口和插孔引出。
2）由系統(tǒng)控制CPU 89C51產(chǎn)生各種常用信號源和數(shù)碼管掃描顯示電路。
3）HEX碼輸出：2組HEX碼輸出，通過各自對應的按鈕改變HEX碼數(shù)據(jù)輸出，帶指示燈顯示，由排線接口引出。
4)單脈沖：4路防抖動單脈沖輸出，由排線接口和插孔引出。
3、人機接口電路
1）發(fā)光二極管顯示：十二個高亮發(fā)光二極管，四個紅，四個綠，四個黃。由排線接口和插孔引出。
2）邏輯開關：12位邏輯開關輸出，由排線接口和插孔引出。
3）數(shù)碼管顯示：6個帶譯碼輸出的高亮七段數(shù)碼管顯示，由排線接口和插孔引出。
4）雙色點陣：8X8 雙色點陣顯示，由排線接口和插孔引出。
4、常用模數(shù)接口
1）模數(shù)轉(zhuǎn)換：8位模數(shù)轉(zhuǎn)換ADC0809，帶模擬量發(fā)生器，產(chǎn)生模擬電壓，由排線接口和插孔引出。
2）數(shù)模轉(zhuǎn)換：雙極性數(shù)模轉(zhuǎn)換DAC0832，由排線接口和插孔引出。
3）蜂鳴器和喇叭：帶蜂鳴器和喇叭以及驅(qū)動電路。
5、FPGA模塊：帶EP4CE10E22主芯片和1MFLASH 配置芯片、50MHZ有時鐘以及下載接口，全部I/O口由排線接口引出，同時設計有4×4矩陣鍵盤，鍵盤采用高質(zhì)量CP定制鍵。FPGA器件配套編程軟件可隨時更新。
6、FPGA模塊2：
1）帶 4CE115F29主芯片和EPCS64配置芯片，自帶USB-Blaster對Jtag和as模式的支持。
2) 配存儲用的芯片有： 2-Mbyte SRAM，64-Mbyte SDRAM，8-Mbyte Flash memory
3）超強多媒體：24位CD音質(zhì)音頻芯片WM8731(Mic輸入+LineIn+ 標準音頻輸出)，視頻解碼芯片(支持NTSC/PAL制式)，帶有高速DAC視屏輸出VGA模塊。
4）配備標準接口：通用串行總線USB控制模塊以及A、B型接口，SD Card接口，IrDA紅外模塊，2個 10/100/1000M自適應以太網(wǎng)絡適配器，RS-232標準串口， PS/2鍵盤接口。
7、中小規(guī)模集成電路實驗區(qū)
1）擴展轉(zhuǎn)接：設置排線和插孔的轉(zhuǎn)接區(qū)，方便實驗線路的連接。
2）配備11個IC14，12個IC16集成電路插座（可以根據(jù)用戶需求改用鎖緊式IC插座）， 由插孔引出。
8、軟件和資料配置
1）調(diào)試適配器：與實驗平臺配套使用的調(diào)試器,它承載數(shù)字邏輯電路以及數(shù)字系統(tǒng)設計和片上調(diào)試器，提供操作實驗電路的人機交互平臺。
2）可視化的實驗調(diào)試系統(tǒng)：邏輯電路實驗具有真實感的實物操作界面和基于原理框圖的操作界面。
3)用戶可自定義邏輯電路實驗操作界面。
4)在做計算機組成原理中模型機實驗時，能夠?qū)嶒?span lang="EN-US">CPU內(nèi)部狀態(tài)以數(shù)據(jù)和信息流的形式動態(tài)顯示。
5）提供Quartus軟件和實驗例程。
6）提供和實驗箱配套的由出版社出版的配套教材。
7）提供和實驗箱配套的實驗教程PPT。
9、機箱：堅固型鋁合金框架，厚實的 ABS 塑料包角，參考外形尺寸 480×360×120mm。
10、實驗線路的連接：全部信號引出采用自鎖緊式涂金插孔，永不氧化，連接穩(wěn)定可靠。
二、實驗項目
基礎實驗
1. 晶體管開關特性、限幅器與鉗位器
2. TTL集成邏輯門的邏輯功能與參數(shù)測試
3. CMOS集成邏輯門的邏輯功能與參數(shù)測試
4. 集成邏輯電路的連接和驅(qū)動
5. 組合邏輯電路的設計與測試
6. 譯碼器及其應用
7. 數(shù)據(jù)選擇器及其應用
8. 觸發(fā)器及其應用
9. 計數(shù)器及其應用
10. 移位寄存器及其應用
11. 脈沖分配器及其應用
12. 使用門電路產(chǎn)生脈沖信號--自激多諧振蕩器
13. 單穩(wěn)態(tài)觸發(fā)器與施密特觸發(fā)器--脈沖延時與波形整形電路
14. 555時基電路及其應用
綜合實驗（需另配器件）
15. D/A、A/D轉(zhuǎn)換器
16. 智力競賽搶答裝置
17. 電子秒表
18. 三位半直流數(shù)字電壓表
19. 數(shù)字頻率計
20. 拔河游戲機
FPGA設計實驗
1）3-8譯碼器實驗
2）8-3編碼器實驗
3）數(shù)碼轉(zhuǎn)換及顯示電路
4）四位全加器
5）四位并行乘法器
6）設計基本觸發(fā)器
7）設計74LS160計數(shù)器功能模塊
8）可控脈沖發(fā)生器
9）正負脈寬數(shù)控調(diào)制信號發(fā)生器
10）序列檢測器（狀態(tài)機設計）
11）存儲器設計
12）LED顯示十字路口交通燈自動控制器的設計
13）數(shù)碼管顯示時鐘數(shù)字鐘的設計
14）8×8 點陣顯示字符和中文實驗
15）128×64 液晶顯示字符和中文實驗
16)信號和傳輸
17）加減運算電路
18）運算器數(shù)據(jù)通路
19）主存儲器組織
20）高速緩沖存儲器
21）指令和尋址方式
22）微程序控制
23）微程序設計
24）中斷電路
25）輸入輸出和中斷
四、實驗箱配置
|
序號 |
名稱 |
說明 |
數(shù)量 |
|
1 |
SZXT3+主機箱 |
含機箱、工作電源、常用模擬信號源、實驗電路區(qū)和分立元件 |
1臺 |
|
2 |
FPGA模塊1 |
配EP4CE10E22主芯片 |
1套 |
|
3 |
FPGA模塊2 |
配4CE115F29主芯片 |
1套 |
|
4 |
供電電源線 |
1.5m |
4根 |
|
5 |
8芯壓線 |
長150mm |
35根 |
|
6 |
2號實驗導線 |
30cm-50cm |
25根 |
|
7 |
保險絲 |
2A |
1本 |
|
|
實驗教材和軟件 |
含軟件和資料配置里的全部內(nèi)容 |
1套 |
附：使用本實驗箱需配套儀器儀表：萬用表和示波器。
SB-SZXT3數(shù)字電路、EDA技術實驗設計系統(tǒng)
數(shù)字電路、EDA技術實驗設計系統(tǒng)由鋁木合金箱體、開關電源、常用信號源、常用模數(shù)接口、人機接口、接插式FPGA下載板和實驗電路區(qū)等組成。其中信號源由高性能單片機產(chǎn)生，穩(wěn)定可靠。全部的實驗用信號線的連接采用高可靠杜邦線和單根2號插針線，避免接觸不良現(xiàn)象反生。擴展設計的CPLD/FPGA開發(fā)板為用戶開展創(chuàng)新設計提供了良好的硬件平臺。本實驗箱適用于本�？圃盒Ｋ须婎惡头请婎悓I(yè)《數(shù)字電子技術》、《數(shù)字系統(tǒng)設計》、《EDA技術設計》等課程的實驗、實訓和創(chuàng)新設計，有出版社出版的配套教材。
一、技術指標（以下1-4項全部集成在一個主板上）
1、實驗電路工作電源：+5V/2A、±12V/0.5A，每路均帶有短路保護和自動關斷功能，每路帶電源指示。其中+5V電源設計有過壓、過流、欠壓保護功能，待電路中故障排除后，自動恢復供電。
2、常用信號源
1）固定脈沖：8路固定脈沖輸出，分別是 1M，500K，100K，10K，1K，100HZ，10HZ，1HZ，由排線接口和插孔引出。
2）由系統(tǒng)控制CPU 89C51產(chǎn)生各種常用信號源和數(shù)碼管掃描顯示電路。
3）HEX碼輸出：2組HEX碼輸出，通過各自對應的按鈕改變HEX碼數(shù)據(jù)輸出，帶指示燈顯示，由排線接口引出。
4)單脈沖：4路防抖動單脈沖輸出，由排線接口和插孔引出。
3、人機接口電路
1）發(fā)光二極管顯示：十二個高亮發(fā)光二極管，四個紅，四個綠，四個黃。由排線接口和插孔引出。
2）邏輯開關：12位邏輯開關輸出，由排線接口和插孔引出。
3）數(shù)碼管顯示：6個帶譯碼輸出的高亮七段數(shù)碼管顯示，由排線接口和插孔引出。
4）雙色點陣：8X8 雙色點陣顯示，由排線接口和插孔引出。
4、常用模數(shù)接口
1）模數(shù)轉(zhuǎn)換：8位模數(shù)轉(zhuǎn)換ADC0809，帶模擬量發(fā)生器，產(chǎn)生模擬電壓，由排線接口和插孔引出。
2）數(shù)模轉(zhuǎn)換：雙極性數(shù)模轉(zhuǎn)換DAC0832，由排線接口和插孔引出。
3）蜂鳴器和喇叭：帶蜂鳴器和喇叭以及驅(qū)動電路。
5、中小規(guī)模集成電路實驗區(qū)
1）擴展轉(zhuǎn)接：設置排線和插孔的轉(zhuǎn)接區(qū)，方便實驗線路的連接。
2）配備11個IC14，12個IC16集成電路插座（可以根據(jù)用戶需求改用鎖緊式IC插座）， 由插孔引出。
6、可以適配FPGA模塊：帶EP4CE10E22主芯片和1M FLASH 配置芯片、50MHZ有時鐘以及下載接口，全部I/O口由排線接口引出，同時設計有4×4矩陣鍵盤，鍵盤采用高質(zhì)量CP定制鍵，自帶T6963控制器的LCD128×64液晶顯示器。FPGA器件配套編程軟件可隨時更新。
7、機箱：堅固型鋁合金框架，厚實的 ABS 塑料包角，參考外形尺寸 480×360×120mm。
8、實驗線路的連接：全部信號引出采用自鎖緊式涂金插孔，永不氧化，連接穩(wěn)定可靠。
二、實驗項目
基礎實驗
1. 晶體管開關特性、限幅器與鉗位器
2. TTL集成邏輯門的邏輯功能與參數(shù)測試
3. CMOS集成邏輯門的邏輯功能與參數(shù)測試
4. 集成邏輯電路的連接和驅(qū)動
5. 組合邏輯電路的設計與測試
6. 譯碼器及其應用
7. 數(shù)據(jù)選擇器及其應用
8. 觸發(fā)器及其應用
9. 計數(shù)器及其應用
10. 移位寄存器及其應用
11. 脈沖分配器及其應用
12. 使用門電路產(chǎn)生脈沖信號--自激多諧振蕩器
13. 單穩(wěn)態(tài)觸發(fā)器與施密特觸發(fā)器--脈沖延時與波形整形電路
14. 555時基電路及其應用
綜合實驗（需另配器件）
15. D/A、A/D轉(zhuǎn)換器
16. 智力競賽搶答裝置
17. 電子秒表
18. 三位半直流數(shù)字電壓表
19. 數(shù)字頻率計
20. 拔河游戲機
FPGA設計實驗
1）3-8譯碼器實驗
2）8-3編碼器實驗
3）數(shù)碼轉(zhuǎn)換及顯示電路
4）四位全加器
5）四位并行乘法器
6）設計基本觸發(fā)器
7）設計74LS160計數(shù)器功能模塊
8）可控脈沖發(fā)生器
9）正負脈寬數(shù)控調(diào)制信號發(fā)生器
10）序列檢測器（狀態(tài)機設計）
11）存儲器設計
12）LED顯示十字路口交通燈自動控制器的設計
13）數(shù)碼管顯示時鐘數(shù)字鐘的設計
14）8×8 點陣顯示字符和中文實驗
15）128×64 液晶顯示字符和中文實驗
四、實驗箱配置
|
序號 |
名稱 |
說明 |
數(shù)量 |
|
1 |
SZXT3主機箱 |
含機箱、工作電源、常用模擬信號源、實驗電路區(qū)和分立元件 |
1臺 |
|
2 |
FPGA模塊 |
FPGA(EP4C10E22)設計實驗板 |
1塊 |
|
3 |
供電電源線 |
1.5m |
1根 |
|
4 |
8芯壓線 |
長40cm |
6根 |
|
5 |
2號實驗導線 |
30cm-50cm |
40根 |
|
6 |
保險絲 |
2A |
1本 |
|
7 |
實驗指導書（教材） |
|
|
附：使用本實驗箱需配套儀器儀表：萬用表和示波器。
